# BEST AVAILABLE COPY

From: .8064986673

To: USPTO

Page: 21/26

Date: 2006/1/25 上午 10:27:45

Searching PAJ

第1頁,共2頁 Cite No.

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-338614

(43) Date of publication of application: 06.12.1994

(51)Int.CI.

H01L 29/784

H01L 21/76

(21)Application number: 05-148327

(71)Applicant: CASIO COMPUT CO LTD

(22)Date of filing:

28.05.1993

(72)Inventor: SATO TOSHIHIKO


# (54) THIN-FILM TRANSISTOR AND MANUFACTURE THEREOF

# (57)Abstract:

gate insulating film by a method wherein the gate insulating film is to be provided on the surface of a polysilicon film formed on a device area and a silicon oxide film formed on non-device area. CONSTITUTION: An amorphous silicon film 13 is deposited on the surface of an underneath layer 12 to mask so as to assume the amorphous silicon film 13 on the parts excluding the device area 14 as oxygen ion implanted film 13a. Next, the whole surface after releasing the resist film 15 is laser-annealed to crystallize the amorphous silicon film 13 on the part

PURPOSE: To avoid the formation of stepped part on a

be implanted with oxygen ions using a resist film 15 as a corresponding to the device area 14 to be turned into a polysilicon film. Besides, the oxygen ion implanted film 13a is oxidized to be turned into silicon oxide film whereon a gate insulating film is to be provided. Through these procedures, the formation of stepped part on the gate insulating film can be avoided thereby enabling the inconvenience due to the stepped part to be eliminated.



# **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

Date: 2006/1/25 上午 10:27:45

(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-338614

(43)公開日 平成6年(1994)12月6日

(51) Int.Cl.\*

證別記号

庁内整理番号 PI 技術表示箇所

HO1L 29/784

21/78

R 9169-4M

9056-4M

HO1L 29/78

311 R

# 審査請求 未請求 請求項の数2 FD (全 5 頁)

(21)出顯辭号

特取平5-148327

(71)出政人 000001443

カシオ計算機株式会社

(22)出願日

平成5年(1993)5月28日

東京都新宿区西新宿2丁目6番1号

(72) 発明者 佐藤 伊彦

東京都八王子市石川町2951番地の5 カシ

才計算機株式会社八王子研究所內


(74)代理人 护理士 杉村 次郎

#### 釋膜トランジスタおよびその製造方法 (54) [発明の名称]

(57)【簑約】

【目的】 ゲート絶縁膜に段差部が生じないようにす

【構成】 下地閣12の上面にアモルファスシリコン膜 13を堆積し、レジスト膜15をマスクとして酸素イオ ンを注入し、デバイスエリア14以外のアモルファスシ リコン膜13を酸素イオン注入膜13aとする。次に、 レジスト膜15を剥離した後、レーザアニールすると、 デバイスエリア14に対応する部分のアモルファスシリ コン膜13が結晶化してポリシリコン膜となり、また酸 **素イオン注入膜13aが酸化して酸化シリコン膜とな** る。この場合、ポリシリコン膜の膜厚とその周囲の酸化 シリコン膜の膜厚とが同じであるので、これらの上面に ゲート絶縁膜を設けると、ゲート絶縁膜に段差部が生じ ないようにすることができる。



To: USPTO

Date: 2006/1/25 上午 10:27:46

(2)

特開平6-338614

1

# 【特許請求の範囲】

【請求項1】 デバイスエリアに設けられたポリシリコ ン膜と、膜摩が前記ポリシリコン膜の膜厚と同じであっ て前記デバイスエリアの周囲の非デバイスエリアに設け られた酸化シリコン膜と、前記ポリシリコン膜および前 記酸化シリコン膜の上面に設けられたゲート絶縁膜とを 具備することを特徴とする薄膜トランジスタ。

【簡求項2】 デバイスエリアおよびその周囲の非デバ イスエリアにアモルファスシリコン膜を堆積し、前記非 デバイスエリアに対応する部分の前記アモルファスシリ 10 コン膜に酸素イオンを注入して酸素イオン注入膜とし、 アニールすることにより、前記デバイスエリアに対応す る部分の前記アモルファスシリコン膜を結晶化させてボ リシリコン膜とするとともに、前記酸素イオン注入膜を 酸化させて酸化シリコン膜とし、前記ポリシリコン膜お よび前記酸化シリコン膜の上面にゲート絶縁膜を形成す ることを特徴とする薄膜トランジスタの製造方法。

### 【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は薄膜トランジスタおよ 20 びその製造方法に関する。

### [00021

【従来の技術】図9は従来の薄膜トランジスタの一例を 示したものである。この薄膜トランジスタは、ガラス等 からなる絶縁基板1の上面に設けられた下地層2の上面 のデバイスエリアにパターン形成されたポリシリコン膜 3を備えている。この薄膜トランジスタはLDD構造と なっているので、ポリシリコン膜3の中央部はチャンネ ル領域3aとされ、その両側は低濃度不純物領域からな る電界緩和領域3bとされ、さらにその両側は高濃度不 30 純物領域からなるソース・ドレイン領域3cとされてい る、ポリシリコン膜3を含む下地層2の全上面にはゲー ト絶縁膜4が形成され、チャネル領域3aに対応する部 分のゲート絶縁膜4の上面にはゲート電極5がパターン 形成されている。ゲート電極5を含むゲート絶縁膜4の 全上面には層間絶縁膜6が形成されている。ソース・ド レイン領域3cに対応する部分における層間絶縁膜6お よびゲート絶縁膜4にはコンタクトホール7が形成さ れ、コンタクトホールフを通してソース・ドレイン領域 3cと接続されるソース・ドレイン電極8が層間絶縁膜 40 6の上面にパターン形成されている。

### [0003]

【発明が解決しようとする課題】ところで、従来のこの ような薄膜トランジスタでは、パターン形成されたポリ シリコン膜3を含む下地層2の全上面にゲート絶縁膜4 を形成しているので、ポリシリコン膜3の周囲の段差部 3dの部分におけるゲート絶縁膜4にも段差部4aが生 じることになる。この場合、ポリシリコン膜3の段差部 3 dが比較的高いので、ゲート絶縁膜4の段差部4 aの

はポリシリコン膜3の段差部3dの上縁部の一部がゲー ト絶縁膜4によって覆われずに露出することがある。こ の結果、ゲート絶燥膜4の耐圧が低下することにより、 リーク電流が増加し、またトランジスタ特性が劣化する という問題があった。また、使用に際して、ゲート絶縁 膜4が早期に劣化し、寿命が短いという問題があった。 この発明の目的は、ゲート絶縁膜に段差部が生じないよ うにすることのできる薄膜トランジスタおよびその製造 方法を提供することにある。

### [0004]

Page: 23/26

【課題を解決するための手段】請求項1記載の発明は、 デバイスエリアに設けられたポリシリコン膜と、膜厚が 前記ポリシリコン膜の膜厚と同じであって前配デバイス エリアの周囲の非デバイスエリアに設けられた酸化シリ コン膜と、前記ポリシリコン膜および前配酸化シリコン 膜の上面に設けられたゲート絶縁膜とを具備したもので ある。請求項2記載の発明は、デバイスエリアおよびそ の周囲の非デバイスエリアにアモルファスシリコン膜を 堆積し、前記非デバイスエリアに対応する部分の前記ア モルファスシリコン膜に酸素イオンを注入して酸素イオ ン注入膜とし、アニールすることにより、前記デバイス エリアに対応する部分の前記アモルファスシリコン膜を・ 結晶化させてポリシリコン膜とするとともに、前記酸素 イオン注入膜を酸化させて酸化シリコン膜とし、前記ボ リシリコン膜および前記酸化シリコン膜の上面にゲート 絶縁膜を形成するようにしたものである。

# 100051

【作用】この発明によれば、ポリシリコン膜の膜厚とそ の周囲の酸化シリコン膜の膜厚とが同じであって、これ らの上面にゲート絶縁膜を設けることになるので、ゲー ト絶縁膜に段差部が生じないようにすることができる。 [00005]

【実施例】図1~図7はそれぞれこの発明の一実施例に おけるLDD構造の薄膜トランジスタの各製造工程を示 したものである。そこで、これらの図を順に参照しなが ら、この実施例におけるLDD構造の薄膜トランジスタ の構造についてその製造方法と併せ観明する。

【0007】まず、図1に示すように、ガラス等からな る絶縁基板11の上面に酸化シリコンや窒化シリコン等 からなる下地層12を堆積し、次いで下地層12の上面 にアモルファスシリコン膜13を堆積する。

【0008】次に、図2に示すように、デバイスエリア 14に対応する部分のアモルファスシリコン膜13の上 面にレジスト膜15をパターン形成する。次に、レジス ト膜15をマスクとしてイオン注入装置により酸素イオ ンを注入し、レジスト膜15下以外のつまりデバイスエ リア14以外のアモルファスシリコン膜13を酸素イオ ン注入膜13aとする。この後、レジスト膜15を剥離

部分の膜厚が他の部分と比べて薄くなり、極端な場合に 50 【0009】次に、図3に示すように、レーザアニール

To: USPTO Page: 24/26 Date: 2006/1/25 上午 10:27:46

(3)

特開平6-338614

3

することにより、デバイスエリア14に対応する部分の アモルファスシリコン膜13を結晶化させてポリシリコ ン膜16とするとともに、酸素イオン注入膜13aを酸 化させて酸化シリコン膜17とする。

【0010】次に、図4に示すように、ポリシリコン膜 16の中央部(チャネル領域16a)の上面および酸化 シリコン膜17の上面にレジスト膜18をパターン形成 する。次に、レジスト膜18をマスクとしてイオン注入 装置により不純物を低濃度で注入し、ボリシリコン膜1 6の符号16bおよび16cで示す領域を低濃度不純物 10 ン形成する。この後、レジスト膜35を剝離する。次 領域とする。この後、レジスト膜18を剥離する。

【0011】次に、図5に示すように、ポリシリコン膜 16の符号16aおよび16bで示す領域の上面および 酸化シリコン膜17の上面にレジスト膜19をパターン 形成する。次に、レジスト膜19をマスクとしてイオン 注入装置により不純物を高濃度で注入し、ポリシリコン 膜16の符号16cで示す領域を高濃度不純物領域とす る。すると、ポリシリコン膜16の中央部はチャネル領 城16aとされ、その両側は低濃度不純物領域からなる 純物領域からなるソース・ドレイン領域16cとされ る。この後、レジスト膜19を剥離する。

【0012】次に、図6に示すように、ポリシリコン膜 16および酸化シリコン膜17の全上面に酸化シリコン 等からなるゲート絶縁膜20を堆積し、次いでチャネル 領域16aに対応する部分のゲート絶縁膜20の上面に クロム等からなるゲート電極21をパターン形成する。 【0013】次に、図7に示すように、全上面に層間絶 緑膜22を堆積し、次いでソース・ドレイン領域16c に対応する部分の層間絶縁膜22およびゲート絶縁膜2 30 0にコンタクトホール23を形成し、次いでコンタクト ホール23を通してソース・ドレイン領域16cと接続 されるアルミニウム等からなるソース・ドレイン電極2 4を層間絶縁膜22の上面にパターン形成する。かくし て、LDD構造の薄膜トランジスタが製造される。

【0014】このようにして製造された薄膜トランジス タでは、特に図6に示すように、ポリシリコン膜16の 膜厚とその周囲の酸化シリコン膜17の膜厚とが同じで あって、これらの上面にゲート絶縁膜20を設けている ので、ゲート絶縁膜20に段差部が生じないようにする ことができる。すなわち、ゲート絶縁膜20が平坦な構 造となるので、ゲート絶縁膜20の膜厚を十分な厚さで あって全体にわたって一様とすることができる。したが って、ゲート絶縁膜20の耐圧が低下することがなく、 リーク電流が低減し、トランジスタ特性への影響もかな り低減することができ、ひいては歩留の向上を図ること ができる。また、使用に際して、ゲート絶縁膜20が早 期に劣化しないようにすることができ、したがって寿命 を延ばすことができる。

【0015】次に、この発明の他の実施例における薄膜 50 例における薄膜トランジスタの各製造工程を示す断面

トランジスタの製造について、図8を参照しながら説明 する。まず、図8 (A) に示すように、絶縁基板31の 上面に下地層32を堆積し、次いで下地層32の上面に アモルファスシリコン膜33を堆積し、次いでデバイス エリア34に対応する部分のアモルファスシリコン膜3 3の上面にレジスト膜35をパターン形成する。次に、 レジスト膜35をマスクとしてエッチングすることによ り、図8 (B) に示すように、デバイスエリア34に対 応する部分のみにアモルファスシリコン膜33をパター に、図8(C)に示すように、レーザアニールすること により、アモルファスシリコン膜33を結晶化させてボ リシリコン膜36とする。次に、図8(D)に示すよう に、アモルファスシリコン膜33を含む下地層32の全 上面に酸化シリコン膜37を堆積する。次に、酸化シリ コン膜37をアモルファスシリコン膜33の表面が露出 するまでエッチバックすると、図8(E)に示すよう に、アモルファスシリコン膜33の周囲にこの膜と同じ 膜厚の酸化シリコン膜37が形成される。以下、図4~ 電界緩和領域16 bとされ、さらにその両側は高濃度不 20 図7に示す場合と同様の工程を経ると、この実施例の薄 膜トランジスタが製造される。

[0016]

【発明の効果】以上説明したように、この発明によれ ば、ポリシリコン膜の膜厚とその周囲の酸化シリコン膜 の膜厚とが同じであって、これらの上面にゲート絶縁膜 を設けているので、ゲート絶縁膜に段差部が生じないよ うにすることができ、したがってゲート絶縁膜の段差部 に起因する不都合をすべて解消することができる。 【図面の簡単な説明】

【図1】この発明の一実施例における薄膜トランジスタ の製造に際し、絶縁基板の上面に下地層およびアモルフ ァスシリコン膜を形成した状態の断面図。

【図2】同薄膜トランジスタの製造に際し、デバイスエ リア以外のアモルファスシリコン膜に酸素イオンを注入 して酸業イオン注入膜とした状態の断面図。

【図3】同薄膜トランジスタの製造に際し、レーザアニ ールにより、アモルファスシリコン膜を結晶化させてポ リシリコン膜とするとともに、酸素イオン注入膜を酸化 させて酸化シリコン膜とした状態の断面図。

【図4】 同薄膜トランジスタの製造に際し、不純物を低 温度で注入した状態の断面図。

【図5】同薄膜トランジスタの製造に際し、不純物を高 濃度で注入した状態の断面図。

【図6】同薄膜トランジスタの製造に際し、ゲート絶縁 膜およびゲート電極を形成した状態の断面図。

【図7】同痔膜トランジスタの製造に際し、層間絶縁 膜、コンタクトホールおよびソース・ドレイン電極を形 成した状態の断面図。

【図8】(A)~(E)はそれぞれこの発明の他の実施

To: USPTO


Page: 25/26


Date: 2006/1/25 上午 10:27:46


(4) 特開平6-338614
5 6
図。 14 デバイスエリア [図9] 従来の薄膜トランジスタの一例の断面図。 16 ポリシリコン膜 17 酸化シリコン膜 20 ゲート絶縁膜 13a 酸素イオン注入膜 [図1] [図2]


[図3]


1703ao 16033 1709ao














From: 8064986673

To: USPTO

Page: 26/26

Date: 2006/1/25 上午 10:27:47

(5)

特開平6-338614

